Siemens EDA Forum 2021 -
機械学習を使用したタイミング・ライブラリ（.lib）の生成・検証
概要
スタンダードセル、I/O、メモリのタイミング・ライブラリ（.lib）は、すべてのデジタルICの設計およびサインオフ・フローに必要なタイミング、パワー、ノイズ、変動データを提供します。このデータは、生産フローで使用される際には「ゴールデン」（エラーフリー）であると想定されています。したがって、スケジュール内にテープアウトさせるためには、すべてのプロセス、電圧、温度（PVT）の動作条件において、正確な.libが不可欠です。
.libデータが正しくない場合、デジタルICの設計およびサインオフ・フローにおけるタイミング・クロージャーを阻害する大きな要因となります。そのため、.libを徹底的に検証することが基本的な要件となります。しかし、.libにはギガバイト単位の膨大なデータが含まれているため、適切なツールを使用しなければすべての問題を検出することはほとんど不可能です。.libの問題が検出されないと、タイミング・クロージャーの問題をデバッグするための貴重なエンジニアリング時間や、テープアウトの遅れに直結します。
また、サインオフのためのデジタル・スタティック・タイミング解析（STA）では、対象となるすべての動作条件で製品の信頼性を確保するために、多くのPVTコーナーでキャラクタライズされた.libが必要となります。多くの場合、デフォルトの.libセットでは、すべてのキャラクタライズされたPVTコーナーが提供されているわけではありません。これらのPVTコーナーをキャラクタライズするには、多大な時間と労力を要します。
主催
申込み方法
「オンデマンドで視聴」のボタンをクリックして、ウェビナー登録フォームページにアクセスし必要事項をご入力ください。
ご注意
- 弊社が競合、異業種と判断した企業およびその代理店の方、法人格を持たない個人の方、対象外と判断した方については、ウェビナーへの登録、参加をお断りする場合がございます。あらかじめご了承ください。
- ご所属企業の連絡先でご登録ください。
（フリーメールアドレス、携帯電話アドレスでの登録は受け付けておりません） - プログラムや日程は予告なく変更になる可能性がございます。予めご了承ください。
ウェビナーに関するお問い合わせ先
シーメンスEDAジャパン株式会社
コーポレートマーケティング部
E-mail: mgj_seminar@mentor.com
プログラム
デジタルIC設計とサインオフ用のタイミング・ライブラリ（.lib）生成・検証を、機械学習を使用して100倍高速に行う手法
本ウェビナーでは、機械学習の手法を活用して、デジタルIC設計のテープアウトまでの時間を大幅に短縮する方法をご紹介いたします。Solido Characterization Suiteの一部であるSolido AnalyticsとGeneratorは、機械学習手法を利用して.libの精度と正確さを検証し、STAのサインオフに必要な正確なPVTコーナーで新しい.libを従来の100倍の速さで作成します。これにより、PVTを完全にカバーする高品質なタイミングライブラリを短時間で作成でき、チップのテープアウトスケジュールをより早く予測することが可能となります。
Q&A
ウェビナーで学べること
- デジタルフローのタイミング・ライブラリ（.lib）のキャラクタライズと検証における課題
- LVF .libモデリングのデジタルタイミング結果への影響
- .libのエラーや不正確さに関連する一般的なタイミング・クロージャーの問題
- 機械学習手法による.libの検証と新しいPVTコーナー.libの生成
- 機械学習を活用したライブラリの検証とキャラクタライズを行うSolido AnalyticsとSolido Generatorについて
対象
- デジタルIC設計・実装エンジニア
- タイミング・サインオフ・エンジニア
- スタンダードセルおよびI/O設計者
- メモリIP設計者
- ライブラリ・キャラクタリゼーション・エンジニア
- デジタル・エンジニアリング・マネージャー
- SoCチップアーキテクト