キオクシアがシーメンスのAvery検証IPを採用
2024年03月25日
ロジック半導体のデザイン品質向上を支援
シーメンスデジタルインダストリーズソフトウェアのAvery検証IPが、キオクシア株式会社（以下キオクシア）の主力半導体製品における論理検証に採用されました。
昨今の論理回路設計では、業界最新のインタフェース・プロトコルが使用される頻度が増え続けており、設計環境のみならず、検証環境にかかる負荷も増大しています。設計者の各プロトコル理解度によって生じる検証漏れを防ぎつつ、精度の高いテストベンチやモデル、テストケースの記述性、容易なデバッグ手法を持った柔軟な検証環境が求められます。
今回キオクシアは、主力製品デザインで使用されるPCIeインタフェースのコア検証に、Avery検証IPが提供するPCIe Compliance Test Suiteを採用しました。シーメンスEDAのAvery検証IPソリューションは、最新のプロトコル仕様の検証IPのアーキテクチャを提供することにより、プロトコルのスタンダードを推進する業界エコシステムをサポートしています。
キオクシア株式会社 SSD事業部 SSD SoC技術開発部 部長の青山能正氏は、「シーメンスEDAのAvery検証IPを使用すると、プロトコル規格に準拠したCompliance Test Suiteも提供されることから検証不足を防ぐことができます。また、テストベンチのみならず豊富なデバッグ手法が用意されていることも魅力の1つです。キオクシアのSSD SoC開発における検証品質向上とTAT短縮に大きく貢献してくれることを期待しています。最新プロトコルについても一早く対応したソリューションを提供してくれることも非常に有益です。」と、コメントを寄せています。
図 1. PCIe向けAvery検証IPソリューション
Avery 検証IPについて Avery検証IPは、コアからSoCレベルまで網羅する完全な検証IPソリューションです。ホストモデルとデバイスモデルをサポート。あらゆるコンポーネントタイプに対応する堅牢かつ柔軟なBFMを提供します。包括的なプロトコルチェックと完全なCompliance Test Suitが検証の過不足を防ぎ、プロトコルアナライザのトレースログレポート、データ／コマンドおよびシーケンスの機能的カバレッジ、インテリジェントなプロデューサ／コンシューマ・スコアボードなど、様々な機能で検証作業を効率化します。 Avery検証IPについての詳細については、以下のウェブページをご参照ください。
https://eda.sw.siemens.com/en-US/ic/questa/verification-ip/
図 2. Avery検証IPのアーキテクチャ