Discovery 2022
デジタルX時代のモデルベース・エンジニアリング
概要
モデルベースエンジニアリング（MBE）の実現には、デジタルツインおよびデジタルスレッドをフロー全体を通して実現する必要があります。このようなデジタル・トランスフォーメーション（DX）の実現には、様々な要素技術を統合していく必要があります。そこで、シーメンスが提供するプリント基板（PCB）設計および製造向けソリューションをご紹介するDiscovery 2022シリーズでは、継続的に最新の要素技術に焦点を当てていきます。
フロー全体のDXには時間と手間がかかりますが、各要素技術の導入は比較的簡単に達成でき、かつ十分なリターンが、設計効率と設計品質の向上、設計コストの削減としてすぐに得られます。 Discovery 2022は、10月まで全8回にわたり、すぐに活用できるソリューションをテーマごとにまとめてお届けいたします。皆様の参加を楽しみにお待ちしています。ぜひご参加ください。
Part 8: スイッチング電源／PDNの問題を基板の製造前に予測する包括的な検証手法
スイッチング電源やPDNの設計の高品質化は、製品開発の品質と信頼性の向上につながります。本ウェビナーでは、基板を製造する前にスイッチング電源やPDNの設計品質の確保を確認する手法として、ディレーティング、回路解析、デザインルールチェック（DRC）、ターゲットインピーダンスの達成などをいち早く確認する方法などについてご紹介いたします。
Part 7: マルチボード構成製品や筐体内スペースがシビアな製品におけるPCBレイアウトのチーム設計のススメ
昨今のテクノロジの進化により、多くの電子機器で、より高い機能を実現しつつ小型化・高密度化を進めることが求められています。複数のプリント基板（PCB）でシステムを構成する製品の場合、PCBの基板設計は筐体との距離だけでなく他のPCB上の部品との距離も考慮した設計が必要となります。
本ウェビナーでご紹介するXpedition Layoutの最新テクノロジは、各PCB間での設計状況の通信機能を提供します。基板設計者は、3Dビューにて他のPCBの設計進捗をほぼリアルタイムに確認しながらPCB設計を進めることが可能となります。
Part 6: FPGAの多ピン化と複数のFPGA利用を背景としたI/Oの最適化アプローチの必然性
今日の強力で極めて多ピン数で構成されたFPGAは、製品のコストを削減しながら、機能を向上させるための重要な役割を担っています。しかし、製品仕様の複雑さが増すにつれ、これらのデバイスをプリント回路基板に統合する際には何百ものピンマッピ ングが必要となっており、これがPCB設計者に重大な課題として圧し掛かっています。
本ウェビナーでご紹介するXpeditionのI/O最適化テクノロジは、これらの課題に対応するために、FPGAオンボード統合プロセスを容易にする機能セットを提供します。回路図とPCBエンジニアを対象とした、I/Oオプティマイザーは、HDL設計環境とPCBでの物理的実装の間のインタフェースを提供し、市場投入までの時間と製造コストの両方を大幅に削減します。
Part 5: 実デバイスの挙動に近いシミュレーションモデルを活用して、いち早く回路特性を評価。定数変動による特性変化を捕捉するマルチドメイン・モデルベースエンジニアリング解析最新手法
デジタルツイン化およびDX化の実現にはさまざまな要素技術の統合が不可欠です。特にアナログ回路シミュレーションが必要な場合、基板実装工程に直結した基板データによる実装デバイスベースの解析モデルを利用したMBEが不可欠となります。
本ウェビナーでは、従来の実機検証、測定による伝熱計測、解析結果をROM技術と、スタティック／ダイナミックな回路動作、アクチュエータを含むサブシステム・シミュレーション技術を融合することによる最新のMBE手法をご紹介いたします。
Part 4: Xpedition IC Packagingで実現! スタックされた複雑なICパッケージのインタフェース設計と接続検証
MBEは大規模なシステム設計にとどまらず、ICパッケージ設計にも求められる設計手法となっています。市場のニーズを素早く実現するためには、フルカスタムでの設計は非効率であり、ビジネスチャンスを逸してしまいかねません。そのため、ニーズにマッチした各種小チップを組み合わせてアプリケーションに沿ったパッケージを、最適化された2D/3Dパッケージング技術により提供することが求められているのです。
本ウェビナーでは、PCB設計はもとより実装されるパッケージ、さらには内蔵されるダイのピンアサインまでを最適化するテクノロジを搭載したXpeditionのパッケージ設計技術について詳しくご紹介いたします。
Part 3: 最新テクノロジにおける設計課題の早期発見、解決に不可欠なシミュレータと利便性を求めた開発への挑戦
高速化、省エネ化が進む現在のテクノロジにおいて、設計要求されるクライテリアの増加や検証時間が取れないといった問題、さらには専任者不足という足かせにより、設計者は常に難しい課題に直面しています。その課題対決の支援となるために、シーメンスEDAは、「いかにそれらの課題を短時間で解決できるか」をコンセプトにソリューションの開発に取り組んでいます。設計者が負担に感じることのないシームレスなツール間連携、最新テクノロジに対応した規格の対応、自動検証、分かりやすい設定手法、レポートの見やすさ、精度に注力した解析エンジン強化といった開発が常に進行しており、現在最新のVX.2.10が昨年（2021年）9月にリリースされました。また、製造を考慮した信号品質への影響をリアルに再現することで、より実機に近い解析を可能とするソリューションも誕生しました。
本ウェビナーでは、HyperLynx SI/PI/Advanced SolverにおけるVX.2.10の新機能とZ-Plannerのご紹介、また、このバージョンから新たに登場したHyperLynx App Explorerや、弊社のシミュレータ群を用途に応じて選択してご利用可能なHyperLynx Stationライセンスについてご紹介いたします。
Part 2: 製造の歩留まり、効率性、柔軟性を高める製品開発の最新フレームワーク
Valorを活用したベスト・プラクティスNPIフロー
シーメンスのPCB製品開発および製造ツールセットは、製品コンセプトから実装フロアに至るプロセス全体をカバーしており、デザイン作成、回路入力、解析、PCBレイアウト、シミュレーション、製造への受け渡し、実装工程エンジニアリング、実装フロアの自動化も含めた全工程にわたってユーザを支援します。
本ウェビナーでは、設計段階から製造段階に移行する際に最も重要となるNPIプロセスについて考察し、NPIフローの合理化と効率化によってTime-to-Marketとコストの両方を改善する、プロセス準備ツールの導入アプローチを解説いたします。
シーメンスが長年の経験から培った手法によってNPIフローの課題を解決する方法や、ベストプラクティスNPIフローの導入によってもたらされる変化とメリットについてご紹介するとともに、電気設計者が製造メーカーとのコミュニケーションにより最適なPCBスタックアップを検討するための仕組みについても併せてご紹介いたします。設計段階で製造性を考慮した正しいスタックアップのプランニングを行うことは、基板設計における信号品質の向上に向けて大いに貢献します。
Part 1: EMI問題との正しい戦い方とは?
電磁界解析ツールを使用した共振・輻射現象可視化のすすめ
EMCを考慮した設計には、EMC設計という言葉が良く使われていますが、実際に基板設計プロセス内ですべてのEMC問題を解決するには、発生源の特定が困難なため、ルールチェック等で問題をスクリーニングする手法を広く推奨しています。
では、EMI対策の場合はいかがでしょうか？EMC測定サイトで実測した結果、問題となる周波数がわかるため、発生源の推測が可能です。推測された発生源を、電磁界解析の正しい励振源に設定することで、基板上に起こっている電磁界現象を可視化できEMIの問題が見えてきます。またその電磁界解析の結果から輻射現象の閾値を見つけ出すことが可能です。
本ウェビナーでは、EMI実測結果から、HyperLynx Advanced Solversを活用したEMI対策案検証方法や、HyperLynxSI/PI/Advanced Solversの結果からHyperLynxDRCのルールパラメータへのフィードバック考え方についてご紹介いたします。
申込み方法
「参加登録」もしくは「オンデマンドで視聴」のボタンをクリックして、ウェビナー登録フォームページにアクセスし必要事項をご入力ください。
ご注意
- 弊社が競合、異業種と判断した企業およびその代理店の方、法人格を持たない個人の方、対象外と判断した方については、ウェビナーへの登録、参加をお断りする場合がございます。あらかじめご了承ください。
- ご所属企業の連絡先でご登録ください。（フリーメールアドレス、携帯電話アドレスでの登録は受け付けておりません）
- プログラムや日程は予告なく変更になる可能性がございます。予めご了承ください。